실로지
Silogy
반도체 칩 검증의 로그와 파형을 분석해 디버깅 시간을 획기적으로 줄여주는 AI 엔지니어 도구
무료WebDesktop
웹사이트 방문하기silogy.io
레플리케이트와(과) 비교하기소개
활용 워크플로우
입력
RTL 소스 코드 (SystemVerilog/Verilog)시뮬레이션 로그 (VCS, Xcelium, Questa, Verilator)파형 데이터 파일 (FSDB, VCD)회귀 테스트 구성 및 스크립트
실로지
Regression Manager를 통한 컴퓨팅 클러스터 내 병렬 테스트 실행실패한 테스트의 로그 및 파형 데이터를 Viv AI 엔진으로 자동 수집온프레미스 LLM을 활용한 코드-파형-로그 간의 상관관계 교차 분석버그 근본 원인(Root Cause) 식별 및 수정 방향에 대한 가설 생성
출력
근본 원인 분석(RCA) 보고서 및 디버깅 가이드실시간 회귀 테스트 상태 및 통계 대시보드CLI 기반의 즉각적인 테스트 분석 결과
보안 중심 온프레미스 배포
외부망 연결 없이 기업 내부 서버에서만 AI 모델을 구동하여 칩 IP(지적재산권) 유출 차단
CLI 통합 워크플로우
기존 CI/CD 파이프라인 내에서 'viv' 명령어를 직접 호출하여 특정 테스트 실행을 자동 디버깅
핵심 차별점: 하드웨어 파형(Waveform)과 로그를 동시에 분석하여 칩 버그의 근본 원인을 추론하고 디버깅 시간을 90% 단축하는 세계 최초의 AI 검증 엔지니어 'Viv' 제공
주요 기능
- AI 검증 엔지니어 'Viv'
- 완전한 온프레미스/프라이빗 배포
- 병렬 회귀 관리자(Regression Manager)
- 직관적인 CLI 및 CI/CD 통합
- 파형(Waveform) 기반 버그 추론
가격 정보
무료시작 가격: 공식 홈페이지를 통한 데모 예약(Book a Demo) 및 영업팀 문의를 통해 개별 맞춤 견적을 제공받는 방식입니다. 공개된 표준 요금제는 없습니다.
반도체 칩 설계 및 검증을 위한 AI 플랫폼으로, 현재 공식 웹사이트에 공개된 가격 정보가 없다. 서비스 이용을 위해서는 데모를 예약하거나 영업 팀에 직접 문의하여 맞춤형 견적을 받아야 한다. 주로 기업용 솔루션으로 제공된다.
활용 사례
- 실패한 테스트 회귀 자동 디버깅
- 반도체 설계 IP 보호를 위한 보안 디버깅
- 대규모 컴퓨팅 클러스터 내 테스트 스케줄링
대상 사용자
칩 개발자검증 엔지니어
연동 서비스
GitHubDockerVerilatorVCSXceliumQuesta
태그
자동화에이전트개발자 도구엔터프라이즈
사용자 리뷰
리뷰를 불러오는 중...
대안 도구
이 도구 대신 사용할 수 있는 대안
